

オペアンプ トポロジと DC 仕様

Author: Bonnie C. Baker
Microchip Technology Inc.

はじめに

オペアンプ (Operational amplifier) は、調理における塩と胡椒のように幅広くアナログ回路で使われています。オペアンプはセンサデータ収集システムの各部で使われ、様々な機能を実行します。例えばセンサインターフェイスでは、センサ出力のバッファリングと増幅のために使われます。ほとんどの場合、センサを駆動するための電流または電圧はアンプ回路によって生成します。フロントエンドセンサ回路の後のローパス、バンドパス、ハイパスフィルタもオペアンプを使って実装します。回路のこの部分では、ゲイン段を実装するためにプログラマブルゲインアンプや計装アンプを使いますが、これらアンプの構成要素もオペアンプです。ほとんどの場合、アナログ/デジタル (A/D) コンバータは、良好な変換性能を得るためにアンプによって駆動します。

アンプに対する要件はアプリケーションごとに異なります。ある性能仕様が非常に重要となる回路もあれば、必ずしもそうではない回路もあります。本書では、オペアンプの各 DC 仕様の定義と、その仕様の最適化が非常に重要となる回路について説明します。

オペアンプの定義

理想的な仕様

図 1 に示すように、オペアンプは 2 つの信号入力、2 つの電源接続、1 つの出力を備えたアナログゲインブロックとして簡単に定義できます。

入力：オペアンプの入力段には 2 つの端子 (非反転 (V_{IN+}) 入力と反転 (V_{IN-}) 入力) があります。理想的な電圧帰還アンプでは、2 つの入力はマッチングが取れており、リーク電流はなく、入力インピーダンスとコモンモード除去比は無限大であり、ノイズはなく、端子間のオフセット電圧 (V_{OS}) はゼロです。

電源：理想オペアンプの電源端子 (V_{DD} と V_{SS}) には最小/最大電圧の制限はありません。加えて、電源からアンプに流れる電流 (I_{SUPPLY} 、 I_{DD} 、 I_Q) はゼロであり、電源電圧が変化してもアナログ信号経路に誤差は生じません。




図 1: 理想オペアンプの仕様値は 4 つの基本カテゴリ (入力、電源、出力、信号伝達) に分類できます。

出力：理想アンプの出力電圧の振幅能力は、電源電圧の制限に一致するか、それを超えます。出力端子の出力電流 (I_{OUT}) は、信頼性を損なう事も致命的な障害を招く事もなく、無制限の時間で無限大になり得ます。出力電圧がレールツーレールで変化する速度 (スルーレート) は無限 (瞬時に変化) であり、出力インピーダンス (Z_{OL} または Z_{CL}) はゼロです。

信号伝達：アンプブロックの開ループゲインは無限大であり、開ループゲインの帯域幅も無限大です。信号は歪み (THD) もノイズも増加する事なくデバイスを通過します。

技術的な制限

このような理想アンプは実在しません。このため、回路を設計する際にオペアンプが回路に与える影響を評価できるよう、各種の性能仕様値が定義されます。

オペアンプの端子に現れる誤差は、集積回路の半導体製造プロセスとトランジスタのレイアウトに基づきます。オペアンプに採用されている製造プロセスのタイプとそれらの特長をまとめて図 2 に示します。この図はあくまでも一般的概念を示しており、厳密な定義ではありません。




図 2: 単電源アンプにはバイポーラ、CMOS、BiFET プロセスのいずれかが採用されます。これらは FET (電界効果トランジスタ) とバイポーラ トランジスタの組み合わせにより構成されます。

BiFET オペアンプは入力端子で FET を使い、回路の他の部分でバイポーラ トランジスタを使います。BiFET プロセスを採用したオペアンプは、純粋なバイポーラアンプや CMOS アンプよりも高いスルーレートを有します。

純粋なバイポーラ アンプは、入力端子で NPN または PNP トランジスタを使います。これにより、2 つの入力端子間のオフセット電圧と電圧ノイズを比較的安く抑えると共に、開ループゲインを比較的高くできます。

一般的に BiFET アンプとバイポーラアンプは、どちらも CMOS アンプよりも広い帯域幅と高い出力駆動能力を有します。

CMOS アンプは低消費電力の単電源オペアンプ向けとしてよく知られています。このタイプのアンプは、無限大の入力インピーダンスとゼロリーク電流を可能にする CMOS トランジスタを使います。この特性は BiFET アンプと似ています。実際の BiFET および CMOS オペアンプの入力インピーダンスとリーク電流は、入力端子に追加される ESD (静電気放電) 保護セルによって劣化します。CMOS アンプはレールツーレール動作が可能であり、静止電流 (電源からの電流) が低いといった特長を備えます。

オペアンプの仕様は DC 特性と AC 特性に大きく分類されます。本書では各 DC 仕様値についてのみ解説します。また、その仕様値によって回路の性能に影響を受けるアプリケーションについても詳細に説明します。AC 仕様については、Microchip 社のアプリケーションノート『AN723 - オペアンプの AC 仕様とアプリケーション』(1999年12月発行)を参照してください。

DC 仕様

本書では以下の DC 仕様について解説します。

- 入力オフセット電圧 (V_{OS})
- 入力バイアス電流 (I_B)
- 入力電圧レンジ (V_{IN} 、 V_{CM})
- 開ループゲイン (A_{OL})
- 電源電圧除去比 (PSRR、PSR)
- コモンモード除去比 (CMRR)
- 出力電圧振幅 (V_{OUT} 、 V_{OH} 、 V_{OL})
- 出力抵抗 (R_{OUT} 、 R_{OL} 、 R_{CL} 、 Z_{OL} 、 Z_{CL})
- 電源と温度レンジ (V_{SS} 、 V_{DD} 、 I_{DD} 、 I_Q)

容易に回路を評価して誤差を解析できるよう、これらのパラメータを図 3 に分かりやすく示します。




図 3: この図には、本文の仕様値の説明の参考となるよう、また回路の誤差解析が容易にできるよう、オペアンプの DC パラメータをモデル化して示しています。

以下では、これらの DC 仕様値を定義し、その仕様値によって大きな影響を受けるアプリケーションについて説明します。

入力オフセット電圧 (V_{OS})

仕様値の説明 - オペアンプの入力オフセット電圧は、オペアンプが線形領域内で動作している時に閉ループ回路内で 2 つの入力端子間に発生する最大電圧差を定義します。入力オフセット電圧は常に室温状態で定義され、単位は μV または mV です。温度に関する仕様は、 μV または mV の絶対値と同様に $\mu\text{V}/^\circ\text{C}$ として示される場合があります。オフセット電圧は常にアンプの非反転入力における電圧源としてモデル化されます (図 3 参照)。

他のアンプ仕様値と同様に、オフセット電圧は個々の製品や温度によってもばらつきます (図 4 参照)。特殊用途のアンプのオフセット電圧は温度、電源電圧、コモンモード電圧、出力電圧が変化しなければ一定です (図 3 内の V_{ERR} 参照)。これらの変化の影響については後述します。




図 4: アンプの入力オフセット電圧は製品ごとにばらつきますが、必ず仕様書に記載された電圧レンジ内に収まります。

アプリケーションにおける問題 - アンプの特定個体のオフセット電圧誤差は、一部のアプリケーション回路で問題になります。例えば、オペアンプをバッファ (ボルテージ フォロワとも呼ぶ) として構成する場合、オフセット電圧誤差が比較的大きい (2 ~ 10 mV) オペアンプと極端に低い (100 ~ 500 μV) 高精度アンプの間で性能に大きな差は生じません。しかし、高閉ループゲインの回路構成でオフセット電圧が大きいアンプを使うと、回路のダイナミック レンジを大幅に損なう可能性があります。

例えば図 5 の回路は、アナログ入力電圧 (V_{IN}) を下式のように増幅します。

$$V_{OUT} = (1 + R_F/R_{IN}) (V_{IN} + V_{OS})$$




図 5: 高閉ループゲインの回路内でアンプを使う場合、入力オフセット電圧が大きいアンプはシステム内で誤差を生じる可能性があります。

残念ながら、アンプのオフセット電圧は入力信号と同じゲイン係数で増幅されます。この例では、 $(1 + R_F / R_{IN})$ は 101 V/V です。オフセット電圧が 1 mV のアンプは、出力で 101 mV の一定 DC 誤差を生じます。5 V システムの場合、この 101 mV によってダイナミックレンジが約 2% 減少します。

入力バイアス電流 (I_B 、 I_{B+} 、 I_{B-} 、 I_{OS})

仕様値の説明 - 全てのオペアンプは、両方の入力端子でリーク電流 (ソースまたはシンク) を生じます。通常、このリーク電流は入力バイアス電流と呼ばれます。入力バイアス電流誤差のモデルについては、図 3 を参照してください。入力オフセット電流 (I_{OS}) は、非反転端子の入力バイアス電流 (I_{B+}) から反転端子の入力バイアス電流 (I_{B-}) を引き算した電流差です。

CMOS および FET 入力アンプの場合、入力バイアス電流のレンジは 1 pA 弱～数 100 pA です。通常、CMOS アンプの入力端子におけるリークは、CMOS デバイスのゲートではなく ESD セルによって生じます。室温における CMOS アンプの入力バイアス電流は数 10 pA レベルを超えません。温度が上昇するにつれて ESD セルが電流を流し始めます。この電流はアンプの入力端子に現れます。

これに対し、バイポーラ入力アンプの入力バイアス電流は数 10 ～数 100 nA レベルになります。この電流は入力バイポーラ トランジスタのベース電流です。これらのアンプも ESD セルを備えますが、入力トランジスタのベースからのリーク電流の方が ESD セルからのリーク電流よりも全温度レンジで大幅に大きくなります。

アプリケーションにおける問題 - 帰還ループまたはアンプ入力に高抵抗を持つ回路構成は、オペアンプの入力バイアス電流誤差に対して最も敏感です。例えば、入力バイアス電流が 100 nA のバイポーラ入力アンプの入力に 100 kΩ 程度の大きな抵抗を直列に接続すると、 $100 \text{ k}\Omega \times 100 \text{ nA} = 10 \text{ mV}$ の電圧が生じます。アンプへの入力におけるこの誤差はオフセット電圧誤差に加算され、アンプ回路によって増幅されます。

これに対し、CMOS アンプの入力バイアス電流は 100 pA 程度です。この入力バイアス電流と 100 kΩ 抵抗の組み合わせにより 10 μV の電圧が生じます。この場合、アンプのオフセット電圧誤差の方が入力バイアス電流によって生じる誤差よりも大きくなる事が十分に有り得ます。

値の大きな抵抗を使う事がある回路の例としてフィルタ回路があります。図 6 にローパスフィルタ回路の例を示します。この回路では、抵抗とコンデンサの組み合わせによって極を生成します。ローパスフィルタのカットオフ周波数が低いほど、極を生成するための RC 時定数は大きくなります。カットオフ周波数の低いローパスフィルタが必要な場合、大きなコンデンサを使うと容易に実現できます。しかし、ボードのコストが問題になる場合、大きな値の抵抗を使った方が経済的です。




図 6: このサーレッキー型 /2 次 /10 Hz 帯域幅のローパスフィルタは、2 個の高抵抗をオペアンプの非反転入力に直列に接続しています。バイポーラ オペアンプの場合、入力バイアス電流によってかなり大きな誤差が生じます。しかし、CMOS または BiFET アンプでは入力バイアス電流が十分に小さいため、問題となるレベルの誤差は生じません。

高抵抗を使った RC 回路と CMOS オペアンプの組み合わせは、カットオフ周波数の低いフィルタに利点をもたらします。表面実装型の抵抗は数 MΩ まで入手でき、これと同等サイズの表面実装型フィルム コンデンサは数 100 nF まで入手できます。これらの受動素子を組み合わせる事で、10 Hz を下回るコンパクトな 2 次ローパスフィルタが容易に設計できます。

図 6 の例において、入力バイアス電流が 100 nA のバイポーラ アンプを使った場合、抵抗 $R_1 + R_2$ で 102.7 mV の DC 誤差が生じます。これに対し、入力バイアス電流が 100 pA の CMOS アンプを使った場合の DC 誤差は 102.7 μV です。

入力電圧レンジ (V_{IN} 、 V_{CM})

仕様値の説明 - オペアンプの各入力ピンには電圧振幅に関する制限があります。これらの制限はオペアンプ内部の入力段の設計に基づきます。デバイスのデータシートでは、入力電圧の制限が1つまたは2つの方法で明確に定義されます。ほとんどの場合、入力電圧レンジ V_{IN} は仕様表の中で独立した項目として記載されます。通常この仕様値は、CMRR 仕様 (入力共通モード電圧レンジ V_{CM}) の条件としても定義されます。CMRRの試験条件として参照される入力電圧レンジの方が値に余裕があります。なぜならば、CMRR 試験は第2の仕様で入力電圧レンジを確認するからです。

入力電圧レンジは、半導体プロセスよりも入力回路のトポロジに大きく影響されます。アンプの入力デバイスにはCMOS、バイポーラ、FETのいずれかが使われ

る一方、単電源の電圧帰還アンプの入力段に使われる基本的トポロジには3種類あります。CMOS入力段におけるこれらのトポロジを図7に示します。図7(a)では、PMOSトランジスタ (Q_1 、 Q_2) を入力端子に直接接続します。このトポロジの場合、両方のトランジスタは、ゲート電圧が負極性電源電圧より $0.2 \sim 0.3 V$ 低い電圧に達するまで動作を維持できます。しかし、入力端子電圧は正極性電源電圧より数 $100 mV$ 低い電圧を超える事はできません。これを超えると入力トランジスタは線形領域から外れてしまいます。PMOS入力段を使って設計されたアンプの入力電圧レンジは、一般的に $V_{SS} - 0.2 \sim V_{DD} - 1.2 V$ です。




図 7: オペアンプの入力電圧レンジはアンプ入力段のトポロジによって決まります。PMOS トランジスタを使った入力段 (a) の場合、入力電圧は負極性電源電圧を下回る事ができます。NMOS 差動ペアを使った場合 (b)、入力電圧は正極性電源電圧を上回る事ができます。PMOS および NMOS 差動ペアを併用した入力段 (c) では、入力電圧は正極性レール電圧を上回る事も、負極性レール電圧を下回る事もできます。

NMOS入力トランジスタを使ってアンプを設計した場合 (図 7(b))、入力電圧レンジの下限は負極性電源電圧より少し高い電圧までに制限されます。この場合、入力端子電圧の上限は正極性電源レールを数 10 mV 上回る事はできますが、下限は負極性レールより 1.2 V 高い電圧までに制限されます。

アンプ入力段に PMOS および NMOS トランジスタを併用して両者の長所を組み合わせる事で (図 7(c))、真のレールツーレール動作が可能になります。アンプの入力端子が負極性レールに向かって駆動された時、PMOS トランジスタは完全にターンオンし NMOS トランジスタは完全にターンオフします。逆に、入力端子が正極性レールに向かって駆動されると、NMOS トランジスタは動作し PMOS トランジスタは OFF になります。

この入力段トポロジはレールツーレール入力動作を可能にしますが、オフセット電圧の変動幅が大きくなるというトレードオフを伴います。グランド近くの領域では入力段のPMOS部によるオフセット誤差が支配的となり、正極性電源電圧近くの領域ではNMOSトランジスタペアによるオフセット誤差が支配的となります。このトポロジでは、アンプ入力のコモンモード電圧が入力レンジの全域に拡がるため、オフセット電圧は入力振幅と符合で著しく変化する可能性があります。

図 7 に示した基本トポロジは、FET またはバイポーラ入力のアンプにも使えます。FET 入力アンプの場合、PFET と NFET の間のオフセット誤差は CMOS 入力段における 図 7(c) の誤差と同じです。バイポーラ入力段の場合、入力オフセット電圧の変動の問題は解消されず、入力バイアス電流による誤差が追加されます。PNP トランジスタからは nA レベルのベース電流が流れ出すのに対し、NPN トランジスタには nA レベルのベース電流が流れ込みます。

アプリケーションにおける問題 - 入力電圧レンジの制限は、各種のオペアンプ回路アプリケーションにおいて大きな問題となります。例えば、オペアンプをボルテージ フォロワとして構成した場合、たいがいは入力段の制約によって直線性が制限されます。このタイプの回路を 図 8(a) に示し、電流監視用の回路を 図 8(b) に示します。




図 8: アンプをバッファとして使う場合 (a)、オペアンプの入力トランジスタによってバッファの入力電圧レンジが制限される可能性があります。アンプを高出力電源の電流検出回路で使う場合 (b)、入力段は正極性レール電圧まで到達可能である必要があります。

バッファ回路 (図 8(a)) は、アンプの入力と出力でレールツーレール動作を要求します。

ハイサイド電流監視回路 (図 8(b)) には、入力電圧レンジが正極性電源レール電圧に達するオペアンプを使う必要があります。この回路は、電源が供給する電流の大きさを検出します。この電流が 2 A を超えると、アンプの非反転入力の電圧は反転入力よりも低くなります。その結果、出力が LOW に遷移して JFET (Q_1) をターンオフし、JFET のドレインが LOW になります。この動作により、監視出力 ($V_{MONITOR}$) が LOW になります。

これら 2 つのアプリケーションのオペアンプに対する要件は特殊です。ほとんどの場合、オペアンプは閉回路ゲインが 1 を上回るように設計されます。この事例では、アンプの直線性は入力段によって制限される前に出力段の制約によって制限されます。

開ループゲイン (A_{OL})

仕様値の説明 - オペアンプの開ループゲインは、差動入力電圧オフセットの変化に対する出力電圧信号の変化の割合を示します。このパラメータは、負荷がある状態または無負荷の状態で計測されます。理想的なアンプの開ループゲインは無窮大です。実際の開ループゲイン A_{OL} は、DC において無窮大ではなく 95 ~ 110 dB 程度です。開ループゲインは下式により V/V 値として求められます。

$$A_{OL} (V/V) = 10^{(A_{OL} (dB) / 20)}$$

この式によると、開ループ構成において 100 dB (10⁵ V/V) の開ループゲインを有するアンプへの 10 μV の差動入力信号は、アンプ出力において 1 V に増幅されます。

開ループゲインの製品ごとのばらつきは最大で 30% に達する可能性があるため、コンパレータとして使う場合を除き、オペアンプは閉ループに構成したシステムで使う事を推奨します。閉ループシステムのゲイン誤差は回路内の抵抗の精度によって決まります。

閉ループシステムにおける開ループゲイン誤差の影響は、下式により容易に求められます。

$$A_{OL} (dB) = 20 \log (\Delta V_{OUT} / \Delta V_{OS})$$

この式は、閉ループシステムでは出力電圧の変化によってオフセット電圧に小さな変化が生じるという事を示しています。このオフセット電圧誤差が閉ループシステムによって増幅される事でゲイン誤差が生じます (図 3 参照、 ΔV_{OS} = 開ループゲイン誤差)

開ループゲイン特性は負荷によって悪化します。これを認識している一部のメーカーは、複数の試験条件を定義しています。

電源電圧除去比 (PSRR)

仕様値の説明 - 電源電圧除去比は、電源電圧の変化に対するアンプの感度を示します。理想的なアンプの電源電圧除去比は無限大ですが、一般的なアンプの電源電圧除去比の仕様値は 60 ~ 100 dB 程度です。

開ループゲイン (A_{OL}) 特性と同様に、DC および低周波電源ノイズの方が高周波ノイズよりも大きく除去されます。閉ループシステムでは、理想的 (無限大) ではない電源電圧除去能力がオフセット電圧誤差として現れます (図 3 参照、 $PSRR_{ERROR} = \Delta V_{OS}$)。この誤差は下式により表せます。

$$PSRR(dB) = 20 \log (\Delta V_{SUPPLY} / \Delta V_{OS})$$

電源電圧除去の電圧比は下式で求められます。

$$PSR(V/V) = \Delta V_{OS} / \Delta V_{SUPPLY}$$

$$V_{SUPPLY} = V_{DD} - V_{SS}$$

仕様値の説明 - 電源電圧除去比が重要となるアプリケーションを図 9 に示します。この回路では、高閉ループゲイン (101 V/V) に構成したアンプをバッテリーで駆動します。バッテリーの寿命期間中に電源電圧は 5.75 V から 4.75 V まで低下します。アンプの電源電圧除去比が 500 μV/V (66 dB) である場合、この電圧変化によるアンプ出力での誤差は 50.5 mV です。4.096 V をフルスケールとする 12 ビットシステムでは、バッテリー寿命期間中のこのオフセット変化は 50.5 カウントに相当します。




図 9: バッテリ駆動アプリケーションでは、製品の寿命中に電源電圧が数 100 mV 変化します。この種のアプリケーションでオペアンプを高閉ループゲインに構成する場合、良好な DC 電源電圧除去比が必要です。

コモンモード除去比 (CMRR)

仕様値の説明 - コモンモード除去比は、2 つの入力で同じ電圧変化が生じた時のアンプの入力感度を示します。この誤差は、図 3 に示すようにオフセット誤差 ($CMRR_{ERROR}$) として現れます。

$$CMRR(dB) = 20 \log (\Delta V_{CM} / \Delta V_{OS})$$

$$\Delta V_{OS} = CMRR_{ERROR}$$

アプリケーションにおける問題 - 単電源アンプにおける CMRR の仕様値は 45 ~ 90 dB 程度です。通常この誤差は、入力信号で入力コモンモード電圧が変化する場合でアンプを使う場合に問題になります。その典型的な例は、アンプを非反転構成で使う場合です。この構成の標準的な回路を図 10 に示します。




図 10: どちらかのアンプのコモンモード除去能力が低いとオフセット誤差が生じ、増幅されて回路の出力に現れます。

電圧出力振幅 (V_{OUT} , V_{OH} , or V_{OL})

仕様値の説明 - 電圧出力振幅は、決められた動作および負荷条件の下でアンプの出力端子を負極性または正極性電源レール電圧のどの程度近くまで駆動できるかを定義します。入力電圧レンジ (V_{IN}) とは異なり、電圧出力振幅の定義はメーカー間であまり統一されていません。出力電流と開ループゲイン (A_{OL}) は、この仕様値に関係します。出力電流は電圧出力振幅の仕様値

を定義するための試験条件です。これは開ループゲインを定義するための試験条件でもあります。これにより、2つ目のアンプ仕様の電圧出力振幅を検証します。

アンプの電圧出力振幅は、出力段の回路設計と試験時に出力段が駆動する電流の大きさによって決まります。アンプを比較する際は、仕様のこの部分に注意する必要があります。

例として、単電源アンプ MCP601 を使って表 1 に示すデータを計測しました。電圧出力振幅の仕様値は、試験条件によって大きく影響される事に注意が必要です。これらを含む全ての条件は、オペアンプのデータシートに記載されています。

電圧出力振幅の仕様値を比較する際は、アンプのシンク電流またはソース電流を特定する事が重要です。出力電流が小さいほど、出力電圧はレール電圧のより近くまで達する事ができます。

負荷が電流として定義されている場合、電流の特定は容易です。しかし、負荷が $(V_{DD} - V_{SS}) / 2 + V_{SS}$ として定義されている場合、負荷抵抗の両端電圧を負荷抵抗値で除算する事により、出力電流を特定する必要があります。この場合、アンプ出力のソースまたはシンク電流は負荷が V_{DD} または V_{SS} として定義されている場合の 1/2 になるという事を知っておくと便利です。

表 1 のデバイスは $V_{DD} = 5V$ 、 $V_{SS} = GND$ で試験しました。このデータは 1 個のデバイスで計測された値であり、製品ファミリの全てのデバイスの性能を代表する値ではありません。

出力電圧振幅	試験条件	出力振幅の実測値と V_{SS} の電圧差 (mV)	出力振幅の実測値と V_{DD} の電圧差 (mV)
上限 (V_{DD} との電圧差)	$(V_{DD} - V_{SS}) / 2 + V_{SS}$ 、10 kΩ の負荷抵抗を使用		11.2
上限 (V_{DD} との電圧差)	V_{SS} 、10 kΩ の負荷抵抗を使用		20.4
上限 (V_{DD} との電圧差)	V_{DD} 、10 kΩ の負荷抵抗を使用		1.95
上限 (V_{DD} との電圧差)	100 μA (ソース電流)		3.8
下限 (V_{SS} との電圧差)	$(V_{DD} - V_{SS}) / 2 + V_{SS}$ 、10 kΩ の負荷抵抗を使用	11.6	
下限 (V_{SS} との電圧差)	V_{SS} 、10 kΩ の負荷抵抗を使用	3.7	
下限 (V_{SS} との電圧差)	V_{DD} 、10 kΩ の負荷抵抗を使用	25.5	
下限 (V_{SS} との電圧差)	100 μA (シンク電流)	8.1	

表 1: このデータは、出力条件が出力振幅性能に与える影響を示すために、MCP601 オペアンプの 1 個のサンプルで計測しました (開ループゲインを考慮せず)。

このアンプの出力電圧に対する入力オフセット電圧の関係を図 11 に示します。このデバイスの開ループゲインは、この曲線上の 2 点間の傾きとして求められます。例えば、 $V_{OUT} = 1 \sim 4 \text{ V}$ のデータを使って求めたこのアンプの開ループゲインは 75 dB です。

このグラフからは、出力電圧がレール電圧に達するかなり前でアンプの直線性が低下し始める事が分かります。アンプの出力電圧がこの曲線の直線領域を超えると、入力信号と出力信号の関係は非線形になります。




図 11: このグラフは、アンプの出力電圧と入力オフセット電圧の関係を示しています (負荷抵抗 = 25 k Ω 、 $V_{DD} = 5 \text{ V}$)。アンプの開ループゲインは、曲線上の 2 点間の傾きから求められます。アンプの出力電圧がレール電圧に近付くとアンプの機能は大きく損なわれます。これは、最初に入力オフセット電圧の変化として現れます。

出力インピーダンス (R_{OUT} 、 R_{CL} 、 R_{OL} 、 Z_{CL} 、 Z_{OL})

仕様値の説明 - 出力インピーダンスが低い事から、オペアンプは回路の 2 つの部分のインピーダンスを「分離」するために役立ちます。このため、オペアンプの低出力インピーダンスは重要な特性ですが、通常、出力インピーダンスの正確な値は示されません。

出力インピーダンスが示される場合、閉ループ構成での抵抗またはインピーダンス (R_{CL} または Z_{CL}) もしくは開ループ構成での抵抗またはインピーダンス (R_{OL} または Z_{OL}) として示されます。ほとんどの場合、出力インピーダンスは抵抗値として示されます。

閉ループ出力抵抗は最も容易に計測でき、下式で表されます。

$$R_{CL} = \Delta V_{OUT} / \Delta I_L$$

ΔV_{OUT} = 出力電圧の変化

ΔI_L = 出力電圧の変化による出力電流の変化

閉ループ出力インピーダンスの実効値は開ループ出力インピーダンスよりも低下します (その低下率はループゲインの逆数に等しい、すなわち、ループゲイン = 開ループゲイン \div 非反転回路の開ループゲイン)。図 12 に示す回路の開ループ抵抗は下式で表されます。

$$R_{CL} = R_{OL} / (A_{OL} / (1 + R_F / R_{IN}))$$

式中の $(1 + R_F / R_{IN})$ が非反転閉ループゲインです。この閉ループゲインは $1/\beta$ と表記される場合があります。




図 12: 閉ループ出力抵抗は開ループゲインが大きいと低下します。

電源要件 (V_{SS} 、 V_{DD} 、 I_{DD} 、 I_Q)

仕様値の説明 - 電源電圧は、アンプの線形動作が可能な $V_{DD} - V_{SS}$ 間の電圧差を定義します。この電圧差が仕様値よりも小さい場合、信頼性のあるアンプ動作は得られません。電源電圧がこの仕様値を越えても、多くの場合アンプは期待通りに動作します。しかし、内部のトランジスタに対する過電圧により、アンプに損傷をきたす恐れがあります。

通常、電源電圧レンジは製品データシート内の仕様表に独立した項目として記載されます。この仕様値は PSRR 仕様の項目で条件として参照される場合があります。

電源電流 (I_{DD} または I_Q) は無負荷条件で定義されます。通常、アンプに負荷を与えると、ソース電流は主にオペアンプ出力段を介して V_{DD} から引き込まれ、その後負荷を介して引き込まれます。シンク電流は主に V_{SS} の上昇を招きます。

温度レンジ

オペアンプの仕様温度レンジには以下の3種類があります。

- **仕様温度レンジ** - オペアンプが仕様表に記載されている仕様値を満たす事ができる温度レンジ
- **動作温度レンジ** - アンプは損傷する事なく動作するが、性能は必ずしも保証されない温度レンジ
- **保管温度レンジ** - パッケージが恒久的な損傷を受けずに耐え得る温度レンジ (このレンジ内では、アンプが正常に動作しない可能性があります)

まとめ

アプリケーションに適したアンプを選定するには、各種の性能仕様を考慮する必要があります。最初にアンプのDC特性の制限に影響する一連の仕様値を考慮します。単電源アプリケーションでは、アンプ誤差 (入力電圧振幅、入力オフセット電圧、入力バイアス電流等) によってアンプのダイナミックレンジが狭まる可能性があります。これに対し高ゲイン回路では、出力電圧振幅によって信号のクリッピング問題が生じる可能性があります。

DC仕様の次に一連のAC仕様を考慮します。これらの問題の詳細については、Microchip社のアプリケーションノート『AN723 - オペアンプのAC仕様とアプリケーション』(1999年12月)を参照してください。

参考資料

Wait, Huelsman, Korn, Introduction to Operational Amplifier Theory and Applications, McGraw Hill, 1975

AN723 - オペアンプのAC仕様とアプリケーション、Baker, Bonnie, Microchip Technology, Inc. (1999年12月)

NOTE:

Microchip 社製デバイスのコード保護機能に関して次の点にご注意ください。

- Microchip 社製品は、該当する Microchip 社データシートに記載の仕様を満たしています。
- Microchip 社では、通常の条件ならびに仕様に従って使用した場合、Microchip 社製品のセキュリティ レベルは、現在市場に流通している同種製品の中でも最も高度であると考えています。
- しかし、コード保護機能を解除するための不正かつ違法な方法が存在する事もまた事実です。弊社の理解ではこうした手法は、Microchip 社データシートにある動作仕様書以外の方法で Microchip 社製品を使用する事になります。このような行為は知的所有権の侵害に該当する可能性が非常に高いと言えます。
- Microchip 社は、コードの保全性に懸念を抱くお客様と連携し、対応策に取り組んでいきます。
- Microchip 社を含む全ての半導体メーカーで、自社のコードのセキュリティを完全に保証できる企業はありません。コード保護機能とは、Microchip 社が製品を「解読不能」として保証するものではありません。

コード保護機能は常に進歩しています。Microchip 社では、常に製品のコード保護機能の改善に取り組んでいます。Microchip 社のコード保護機能の侵害は、デジタル ミレニアム著作権法に違反します。そのような行為によってソフトウェアまたはその他の著

本書に記載されているデバイス アプリケーション等に関する情報は、ユーザの便宜のためにのみ提供されているものであり、更新によって無効とされる事があります。お客様のアプリケーションが仕様を満たす事を保証する責任は、お客様にあります。Microchip 社は、明示的、暗黙的、書面、口頭、法定のいずれであるかを問わず、本書に記載されている情報に関して、状態、品質、性能、商品性、特定目的への適合性をはじめとする、いかなる類の表明も保証も行いません。Microchip 社は、本書の情報およびその使用に起因する一切の責任を否認します。Microchip 社の明示的な書面による承認なしに、生命維持装置あるいは生命安全用途に Microchip 社の製品を使用する事は全て購入者のリスクとし、また購入者はこれによって発生したあらゆる損害、クレーム、訴訟、費用に関して、Microchip 社は擁護され、免責され、損害をうけない事に同意するものとします。暗黙的あるいは明示的を問わず、Microchip 社が知的財産権を保有しているライセンスは一切譲渡されません。

商標

Microchip 社の名称と Microchip ロゴ、dsPIC、FlashFlex、KEELOQ、KEELOQ ロゴ、MPLAB、PIC、PICmicro、PICSTART、PIC³² ロゴ、rfPIC、SST、SST ロゴ、SuperFlash、UNI/I/O は、米国およびその他の国における Microchip Technology Incorporated の登録商標です。

FilterLab、Hampshire、HI-TECH C、Linear Active Thermistor、MTP、SEEVAl、Embedded Control Solutions Company は、米国における Microchip Technology Incorporated の登録商標です。

Silicon Storage Technology は、その他の国における Microchip Technology Incorporated の登録商標です。

Analog-for-the-Digital Age、Application Maestro、BodyCom、chipKIT、chipKIT ロゴ、CodeGuard、dsPICDEM、dsPICDEM.net、dsPICworks、dsSPEAK、ECAN、ECONOMONITOR、FanSense、HI-TIDE、In-Circuit Serial Programming、ICSP、Mindi、MiWi、MPASM、MPF、MPLAB 認証ロゴ、MPLIB、MPLINK、mTouch、Omniscient Code Generation、PICC、PICC-18、PICDEM、PICDEM.net、PICkit、PICtail、REAL ICE、rfLAB、Select Mode、SQL、Serial Quad I/O、Total Endurance、TSHARC、UniWinDriver、WiperLock、ZENA、Z-Scale は、米国およびその他の国における Microchip Technology Incorporated の登録商標です。

SQTP は、米国における Microchip Technology Incorporated のサービスマークです。

GestIC と ULPP は、その他の国における Microchip Technology Germany II GmbH & Co. & KG (Microchip Technology Incorporated の子会社) の登録商標です。

その他、本書に記載されている商標は各社に帰属します。

©2013, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved.

ISBN: 978-1-63277-268-8

**QUALITY MANAGEMENT SYSTEM
CERTIFIED BY DNV
= ISO/TS 16949 =**

Microchip 社では、Chandler および Tempe (アリゾナ州)、Gresham (オレゴン州)の本部、設計部およびウェハ製造工場そしてカリフォルニア州とインドのデザインセンターが ISO/TS-16949:2009 認証を取得しています。Microchip 社の品質システム プロセスおよび手順は、PIC[®] MCU および dsPIC[®] DSC、KEELOQ[®] コード ホッピング デバイス、シリアル EEPROM、マイクロペリフェラル、不揮発性メモリ、アナログ製品に採用されています。さらに、開発システムの設計と製造に関する Microchip 社の品質システムは ISO 9001:2000 認証を取得しています。

各国の営業所とサービス

北米

本社

2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel:480-792-7200
Fax:480-792-7277

技術サポート:

<http://www.microchip.com/support>

URL:

www.microchip.com

アトランタ

Duluth, GA
Tel:678-957-9614
Fax:678-957-1455

オースティン (TX)

Tel:512-257-3370

ボストン

Westborough, MA
Tel:774-760-0087
Fax:774-760-0088

シカゴ

Itasca, IL
Tel:630-285-0071
Fax:630-285-0075

クリーブランド

Independence, OH
Tel:216-447-0464

Fax:216-447-0643

ダラス

Addison, TX
Tel:972-818-7423
Fax:972-818-2924

デトロイト

Novi, MI
Tel:248-848-4000

ヒューストン (TX)

Tel:281-894-5983

インディアナポリス

Noblesville, IN
Tel:317-773-8323
Fax:317-773-5453

ロサンゼルス

Mission Viejo, CA
Tel:949-462-9523
Fax:949-462-9608

ニューヨーク (NY)

Tel:631-435-6000

サンノゼ (CA)

Tel:408-735-9110

カナダ - トロント

Tel:905-673-0699
Fax:905-673-6509

アジア / 太平洋

アジア太平洋支社

Suites 3707-14, 37th Floor
Tower 6, The Gateway
Harbour City, Kowloon
Hong Kong
Tel:852-2943-5100
Fax:852-2401-3431

オーストラリア - シドニー

Tel:61-2-9868-6733
Fax:61-2-9868-6755

中国 - 北京

Tel:86-10-8569-7000
Fax:86-10-8528-2104

中国 - 成都

Tel:86-28-8665-5511
Fax:86-28-8665-7889

中国 - 重慶

Tel:86-23-8980-9588
Fax:86-23-8980-9500

中国 - 東莞

Tel:86-769-8702-9880

中国 - 杭州

Tel:86-571-8792-8115
Fax:86-571-8792-8116

中国 - 香港 SAR

Tel:852-2943-5100
Fax:852-2401-3431

中国 - 南京

Tel:86-25-8473-2460
Fax:86-25-8473-2470

中国 - 青島

Tel:86-532-8502-7355
Fax:86-532-8502-7205

中国 - 上海

Tel:86-21-5407-5533
Fax:86-21-5407-5066

中国 - 瀋陽

Tel:86-24-2334-2829
Fax:86-24-2334-2393

中国 - 深圳

Tel:86-755-8864-2200
Fax:86-755-8203-1760

中国 - 武漢

Tel:86-27-5980-5300
Fax:86-27-5980-5118

中国 - 西安

Tel:86-29-8833-7252
Fax:86-29-8833-7256

アジア / 太平洋

中国 - 厦門

Tel:86-592-2388138
Fax:86-592-2388130

中国 - 珠海

Tel:86-756-3210040
Fax:86-756-3210049

インド - バンガロール

Tel:91-80-3090-4444
Fax:91-80-3090-4123

インド - ニューデリー

Tel:91-11-4160-8631
Fax:91-11-4160-8632

インド - プネ

Tel:91-20-3019-1500

日本 - 大阪

Tel:81-6-6152-7160
Fax:81-6-6152-9310

日本 - 東京

Tel:81-3-6880-3770
Fax:81-3-6880-3771

韓国 - 大邱

Tel:82-53-744-4301
Fax:82-53-744-4302

韓国 - ソウル

Tel:82-2-554-7200
Fax:82-2-558-5932 または
82-2-558-5934

マレーシア - クアラルンプール

Tel:60-3-6201-9857
Fax:60-3-6201-9859

マレーシア - ペナン

Tel:60-4-227-8870
Fax:60-4-227-4068

フィリピン - マニラ

Tel:63-2-634-9065
Fax:63-2-634-9069

シンガポール

Tel:65-6334-8870
Fax:65-6334-8850

台湾 - 新竹

Tel:886-3-5778-366
Fax:886-3-5770-955

台湾 - 高雄

Tel:886-7-213-7828

台湾 - 台北

Tel:886-2-2508-8600
Fax:886-2-2508-0102

タイ - バンコク

Tel:66-2-694-1351
Fax:66-2-694-1350

ヨーロッパ

オーストリア - ヴェルス

Tel:43-7242-2244-39
Fax:43-7242-2244-393

デンマーク - コペンハーゲン

Tel:45-4450-2828
Fax:45-4485-2829

フランス - パリ

Tel:33-1-69-53-63-20
Fax:33-1-69-30-90-79

ドイツ - デュッセルドルフ

Tel:49-2129-3766400

ドイツ - ミュンヘン

Tel:49-89-627-144-0
Fax:49-89-627-144-44

ドイツ - ブフォルトツハイム

Tel:49-7231-424750

イタリア - ミラノ

Tel:39-0331-742611
Fax:39-0331-466781

イタリア - ベニス

Tel:39-049-7625286

オランダ - ドリューネン

Tel:31-416-690399
Fax:31-416-690340

ポーランド - ワルシャワ

Tel:48-22-3325737

スペイン - マドリッド

Tel:34-91-708-08-90
Fax:34-91-708-08-91

スウェーデン - ストックホルム

Tel:46-8-5090-4654

イギリス - ウォーキングム

Tel:44-118-921-5800
Fax:44-118-921-5820